本论文研究并实现了一种基于 FPGA 的简易高效 UART 通信系统，旨在优化嵌入式系统中串 行通信的资源消耗和电路复杂性。通过灵活的 FPGA 配置和深入的 UART 协议理解，该设计能够在保持 稳定通信的前提下大幅降低硬件资源的占用，并提高数据传输的效率。论文实现的通信系统包括串口接收 和发送模块，在 50MHz 系统时钟和 115200bps 波特率下成功完成仿真测试。该设计模块化程度高，易于扩 展，适合应用于多设备通信场景中。